強誘電体メモリ及びその製造方法

本願では、2000年6月30日に出願された日本特許出願2000-19998 7の内容がそのまま含まれる。

5

技術分野

本発明は、メモリセルに強誘電体を用いた強誘電体メモリに関し、特に、1個のメ モリセルを1個の強誘電体キャパシタで構成してセルトランジスタを使用しないパ ッシブアドレス型の強誘電体メモリに関する。

10

Ø

ıD i ji

H 15

> ä, Will In

In the ten

14

20

25

背景

従来、この種の強誘電体メモリとしては、例えば、国際公開公報 (WO99/12 170号) に記載の発明や、特開平9-116107号公報に記載の発明が知られて いる。これらの強誘電体メモリは、強誘電体キャパシタからなるメモリセルを縦横に 配置するパッシブマトリクスアレーと、その各メモリセルのデータの読み書き等を行 う周辺回路と、から構成されている。

パッシブマトリクスアレーは、例えば、図24及び図25に示すように、強誘電体 膜1と、強誘電体膜1の上面にX方向に配列されて固定された複数の上側電極2と、 強誘電体膜1の下面にY方向に配列されて固定された複数の下側電極3とからなり、 その両電極2、3の各交差位置に、強誘電体キャパシタからなるメモリセル4が形成 されるようになっている。そして、その各メモリセル4には、図示しない周辺回路に よりデータの読み書きができるようになっている。

このような従来からの強誘電体メモリは、バッシブマトリクスアレーとその周辺回 路とを同一基板上に平面的に集積化することにより実現している。次に、その製法の 工程のうちの一部について、図26A,26B,26Cを参照して説明する。

図26Aは、周辺回路を構成するMOSトランジスタ形成時の断面図である。図2 6 Aにおいて、11はシリコン基板、12はソース領域、13はドレイン領域、14 はゲート絶縁膜、15はゲート電極、16は埋込プラグ、17はLOCOS酸化膜、 18、19は層間絶縁膜である。

, 図26Bは、パッシブマトリクスアレーの形成時の断面図である。この形成時の手 順を説明すると、図26日に示すように、まず層間絶縁膜19上に金属膜を形成して エッチングにより下電極21を形成し、その下電極21の上に強誘電体膜22を形成 し、その上に金属膜を形成してエッチングにより上電極23を形成する。強誘電体膜 22としては、PZT (PbZr $_{1-3}$ Ti $_{\chi}$ O $_{3}$) やSBT (SrBi $_{2}$ Ta $_{2}$ O $_{9}$) 等の 材料が用いられる。

5

10

II

ıD.

M

im.

H

20

25

図26℃は、保護層の形成時の断面図である。この形成時の手順を説明すると、図 26 Cに示すように、まず上電極23等の上に保護層24を形成し、その保護層24 の厚み方向にスルーホール形成する。次に、保護層24の上に金属膜を形成しエッチ ングにより配線層25を形成し、その上に保護層26を形成する。

ところで、図26Bに示すパッシブマトリクスアレーの形成過程であって、強誘電 体膜22の形成には、酸素雰囲気下で高温処理(700℃程度)を行うため、先に形 成されているMOSトランジスタの劣化が起こる。この劣化を補償するため、この後 の工程中に水素雰囲気下で熱処理すると、強誘電体膜22の強誘電体特性の劣化が生 じる。従って、これらの妥協点で完成後のデバイスを動作させる必要がある。 15

また、強誘電体膜22の形成時に、その強誘電体膜22の成分がMOSトランジス 夕の領域に拡散し、これによりMOSトランジスタの性能の劣化が起こるという不都

このため、従来の強誘電体メモリのようにパッシブマトリクスアレーとその周辺回 合がある。 路とを同一基板上に平面的に集積化する場合には、上記のようにその製造プロセスで の制約が大きいという不都合があった。

本発明の目的は、上記の点に鑑み、製造プロセスでの制約を小さくできるようにし サマリー た強誘電体メモリ及びその製造方法を提供することにある。

上記課題を解決し、本発明の目的を達成するために、請求項1~請求項19に記載 の発明は以下のように構成した。

すなわち、請求項1に記載の発明は、強誘電体キャパシタからなるメモリセルを配 置させたバッシブマトリクスアレーと、このバッシブマトリクスアレーの周辺回路と を備えた強誘電体メモリであって、前記パッシブマトリクスアレーを微小構造体上に 形成するとともに、前記周辺回路を基板上に形成し、前記微小構造体を前記基板上に 集積化することができる。

請求項2に記載の発明は、強誘電体キャバシタからなるメモリセルを配置させたバッシブマトリクスアレーと、このバッシブマトリクスアレーの周辺回路とを備えた強ッシブマトリクスアレーを基板上に形成するとともに、誘電体メモリであって、前記パッシブマトリクスアレーを基板上に形成するとともに、前記周辺回路を微小構造体上に形成し、前記微小構造体を前記基板上に集積化することができる。

5

10

ID

į až

20

25

15

請求項3に記載の発明は、強誘電体キャパシタからなるメモリセルを配置させたパッシブマトリクスアレーと、このパッシブマトリクスアレーの周辺回路とを備えた強誘電体メモリであって、前記パッシブマトリクスアレーを第1の微小構造体上に形成するとともに、前記周辺回路を第2の微小構造体上に形成し、前記第1の微小構造体とを基板上に集積化することができる。

請求項4に記載の発明は、請求項1、請求項2、または請求項3に記載の強誘電体メモリにおいて、前記パッシブマトリクスアレーが前記パッシブマトリクスアレーが 微小構造体上に形成された場合には複数の微小構造体を集積化し、前記周辺回路が微小構造体上に形成された場合は複数の微小構造体を集積化することができる。

請求項5に記載の発明は、請求項1乃至4のいずれかに記載の強誘電体メモリにおいて、前記基板には前記両微小構造体が収容される凹部をそれぞれ設け、前記微小構造体を前記各凹部に収容して前記基板上に集積化することができる。

請求項6に記載の発明は、請求項5に記載の強誘電体メモリにおいて、前記基板は、 光硬化樹脂による金型転写により作成することができる。

請求項7に記載の発明は、強誘電体キャバシタからなるメモリセルを配置させたバッシブマトリクスアレーと、このバッシブマトリクスアレーの周辺回路とを備えた強誘電体メモリであって、前記バッシブマトリクスアレーを第1の微小構造体上に形成するとともに前記周辺回路を第2の微小構造体上に形成して1つの組とし、この組を複数有し、前記各組の各微小構造体を基板の表裏に配置することができる。

請求項8に記載の発明は、強誘電体キャパシタからなるメモリセルを配置させたパッシブマトリクスアレーと、このパッシブマトリクスアレーの周辺回路とを備えた強

誘電体メモリであって、前記強誘電体メモリとは異なる機能または同一機能を有する 所定の関連回路を備え、前記パッシブマトリクスアレー、前記周辺回路及び前記関連 回路を複数の微小構造体上にそれぞれ形成するとともに、前記複数の微小構造体を同 一基板上に集積化することができる。

請求項9に記載の発明は、強誘電体キャパシタからなるメモリセルを配置させたパッシブマトリクスアレーと、このパッシブマトリクスアレーの周辺回路とを備えた強誘電体メモリであって、前記パッシブマトリクスアレーと前記周辺回路とを、微小構造体上に一体に集積化することができる。

5

10

15

11,

13

Ħ

W 400

20-

25

請求項10に記載の発明は、強誘電体キャパシタからなるメモリセルを配置させたパッシブマトリクスアレーと、このパッシブマトリクスアレーの周辺回路とを備えた強誘電体メモリであって、前記パッシブマトリクスアレーを第1の微小構造体上に形成するとともに、前記周辺回路を前記第1の微小構造体よりもサイズが大きな第2の微小構造体上に形成し、前記第1の微小構造体を前記第2の微小構造体の一部に収納して集積化することができる。

請求項11に記載の発明は、強誘電体キャバシタからなるメモリセルを配置させた バッシブマトリクスアレーと、このバッシブマトリクスアレーの周辺回路とを備えた 強誘電体メモリであって、前記パッシブマトリクスアレーを複数の微小構造体上に形 成し、その複数の微小構造体を基板内に積み重ねて集積化することができる。

請求項12に記載の発明は、強誘電体キャバシタからなるメモリセルを配置させたパッシブマトリクスアレーと、このバッシブマトリクスアレーの周辺回路とを備えた 強誘電体メモリの製造方法であって、前記バッシブマトリクスアレーを微少構造体上 に作成しておくとともに、前記周辺回路を基板上に作成しておき、前記微少構造体を 前記基板上に集積化することができる。

請求項13に記載の発明は、強誘電体キャバシタからなるメモリセルを配置させた バッシブマトリクスアレーと、このバッシブマトリクスアレーの周辺回路とを備えた 強誘電体メモリの製造方法であって、前記バッシブマトリクスアレーを基板上に作成 しておくとともに、前記周辺回路を微少構造体上に作成しておき、前記微少構造体を 前記基板上に集積化することができる。

請求項14に記載の発明は、強誘電体キャパシタからなるメモリセルを配置させた

25

5

10

バッシブマトリクスアレーと、このパッシブマトリクスアレーの周辺回路とを備えた 強誘電体メモリの製造方法であって、前記パッシブマトリクスアレーを第1の微少構 造体上に作成しておくとともに、前記周辺回路を第2の微少構造体上に作成しておき、 前記第1の微少構造体と前記第2の微少構造体とを基板上に集積化することができ る。

請求項15に記載の発明は、請求項12乃至14のいずれかに記載の強誘電体メモリの製造方法であって、前記各微小構造体の各形状に対応する凹部を設けた基板を用意し、前記基板の各凹部に前記対応する微小構造体を収容し、集積化することができる。

請求項16に記載の発明は、請求項15に記載の強誘電体メモリの製造方法において、前記基板の各凹部に対応する前記微小構造体を収容するには、前記微小構造体を 含む流体を前記基板の表面に供給することにより行うようにすることができる。

請求項17に記載の発明は、強誘電体キャバシタからなるメモリセルを配置させたバッシブマトリクスアレーと、このバッシブマトリクスアレーの周辺回路とを備えた 強誘電体メモリの製造方法であって、前記パッシブマトリクスアレーを第1の微小構 造体上に作成するとともに前記周辺回路を第2の微小構造体上に作成しておきこれ を1つの組とし、この組を複数用意し、前記各組の各微小構造体を基板の表裏に集積 化することができる。

請求項18に記載の発明は、強誘電体キャパシタからなるメモリセルを配置させたパッシプマトリクスアレーと、このパッシブマトリクスアレーの周辺回路とを備えた強誘電体メモリの製造方法であって、前記パッシブマトリクスアレーを第1の微小構造体上に作成するとともに、前記周辺回路を前記第1の微小構造体よりもサイズが大きな第2の微小構造体上に作成しておき、前記第2の微小構造体の一部に前記第1の微小構造体を収納して集積化することができる。

請求項19に記載の発明は、強誘電体キャバシタからなるメモリセルを配置させた バッシブマトリクスアレーと、このバッシブマトリクスアレーの周辺回路とを備えた 強誘電体メモリの製造方法であって、前記バッシブマトリクスアレーは複数の微小構 造体上に作成しておき、その複数の微小構造体を基板内に積み重ねて集積化すること ができる。

図面の簡単な説明

H

din Hill

15-i

173

20

図1は、本発明の強誘電体メモリの第1実施形態の平面図である。

図2は、図1のA-A線の断面図であり、バッシブマトリクスアレー・マイクロチ

5 ップの断面のみを示し、他は省略されている。

図3は、第1実施形態の変形例の平面図である。

図4は、本発明の強誘電体メモリの第2実施形態の平面図である。

図 5 は、図 4 のB - B 線の断面図であり、パッシブマトリクスアレー・マイクロチップの断面のみを示し、他は省略されている。

10 図6は、第2実施形態の変形例の平面図である。

図7は、本発明の強誘電体メモリの第3実施形態の平面図である。

図8は、図7のC-C線の断面図であり、ワードライン駆動回路マイクロチップの

みの断面を示し、他は省略されている。

図9は、本発明の強誘電体メモリの第4実施形態の平面図である。

図10は、本発明の強誘電体メモリの第5実施形態の平面図である。

図11は、図10のD-D線の断面図である。

図12は、本発明の強誘電体メモリの第6実施形態の平面図である。

図13は、第6実施形態の変形例の平面図である。

図14は、本発明の強誘電体メモリの第7実施形態の平面図である。

図15は、図14のE-E線の断面図である。

図16は、本発明の強誘電体メモリの第8実施形態の概略断面図である。

図17は、本発明の強誘電体メモリの第9実施形態の平面図である。

図18は、本発明の強誘電体メモリの第10実施形態の平面図である。

図19は、本発明の強誘電体メモリの第11実施形態の平面図である。

25 図20は、本発明の強誘電体メモリの第12実施形態の平面図である。

図21は、図20のF-F線の断面図であり、パッシブマトリクスアレー・マイク

ロチップの断面のみを示し、他は省略されている。

図22は、本発明の強誘電体メモリの第13実施形態の断面図である。

図23は、本発明の強誘電体メモリの第14実施形態の断面図である。

図24は、パッシブマトリクスアレーの構成を示す平面図である。

図25は、図24のG-G線の断面図である。

図26A,26B,26Cは、従来の強誘電体メモリの製造工程を説明する図である。

5

10

Hall Hall

15 V

13

grad Suig

20

25

詳細な説明

以下、本発明の実施形態について図面を参照して説明する。

本発明の強誘電体メモリの第1実施形態について、図1及び図2を参照して説明する。 この第1実施形態に係る強誘電体メモリは、図1及び図2に示すように、パッシブマトリクスアレー・マイクロチップ41を、周辺回路基板42上に集積化したものである。

パッシブマトリクスアレー・マイクロチップ41は、図24及び図25に示すような構成からなるパッシブマトリクスアレーを、マイクロチップ化したものである。周辺回路基板42のほぼ中央にテーバを有する凹部46が設けられ、その凹部46内にパッシブマトリクスアレー・マイクロチップ41が収容されて集積化されている。このパッシブマトリクスアレー・マイクロチップは、例えばシリコン基板、ブラスチックシート、ガラス基板、セラミック基板上にパッシブマトリクスアレーを形成し、切り出しまたは異方性エッチングを行い、微小構造体とすることにより形成される。周辺回路基板42であって、パッシブマトリクスアレー・マイクロチップ41が集積化される周囲には、その周辺回路としてワードライン駆動回路43、ビットライン駆動回路(センスアンブを含む)44、および制御回路45が形成されている。

ここで、以下の各実施形態において、バッシブマトリクスアレーという場合には、 図24及び図25に示すような構成からなるメモリセルアレイをいう。

また、上記の周辺回路基板42は、例えばシリコンウエハ (シリコン基板)等が使用可能である。そして、以下の各実施形態において、何々基板という場合には、上記に例示したものが使用可能である。

さらに、以下の各実施形態において、何々マイクロチップという場合には、例えば シリコン基板、プラスチックシート、ガラス基板、セラミック基板上にそのマイクロ チップ化する回路などを形成し、切り出しまたは異方性エッチングを行い、微小構造 体とすることにより形成される。

W W

THE REAL

15

Total Communication

12

20

25

次に、このような構成の第1実施形態に係る強誘電体メモリの製造方法の一例について説明する。

まず、パッシブマトリクスアレーを、微小構造体であるパッシブマトリクスアレ ロ・マイクロチップ41上に作成しておく。一方、周辺回路基板42は、そのほぼ中央にパッシブマトリクスアレー・マイクロチップ41を収容する凹部46を作成するとともに、その凹部46の周囲に、ワードライン駆動回路43、ビットライン駆動回路44、および制御回路45を作成しておく。

次に、周辺回路基板 4 2 の凹部 4 6 にバッシブマトリクスアレー・マイクロチップ 10 4 1 を入れる。さらに、バッシブマトリクスアレー・マイクロチップ 4 1 は、ワード ライン駆動回路 4 3 やビットライン駆動回路 4 4 等と電気的に接続するなどの処理 を行い、周辺回路基板 4 2 上に集積化する。

以上説明したように、第1実施形態によれば、バッシブマトリクスアレーとその周辺回路とを独立して製造できるので、パッシブマトリクスアレーを製造する際にその悪影響が周辺回路に及ばなくなり、製造プロセスでの制約を小さくできる。

図3は、第1実施形態の変形例であり、この変形例は図1の周辺回路基板42に作成される制御回路45を省略したものである。この変形例のその他の部分の構成は図1と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。

次に、本発明の強誘電体メモリの第2実施形態について、図4及び図5を参照して 説明する。

この第2実施形態に係る強誘電体メモリは、図1に示す第1実施形態の大規模化を図るようにしたものであり、図4に示すように、図1に示す周辺回路基板42を大型な周辺回路基板42Aに代え、この周辺回路基板42A上に、複数(この例では9個)のパッシブマトリクスアレー・マイクロチップ41を集積化したものである。

またこれに伴って、周辺回路基板42Aに形成されるワードライン駆動回路43A、 ビットライン駆動回路(センスアンブを含む)44A、および制御回路45Aも大型 化されている。

次に、このような構成の第2実施形態に係る強誘電体メモリの製造方法の一例について説明する。

まず、パッシブマトリクスアレーを、微小構造体であるパッシブマトリクスアレ 一・マイクロチップ41により複数作成しておく。一方、周辺回路基板42Aは、そ のほぼ中央に、バッシブマトリクスアレー・マイクロチップ41を収容すべき凹部4 6 Aを複数作成しておくとともに、その凹部46 Aの周囲に、ワードライン駆動回路 43A、ビットライン駆動回路44A、および制御回路45Aをそれぞれ作成してお く。

5

10

1D

113

13

20

25

次に、周辺回路基板42Aの各凹部46Aにパッシブマトリクスアレー・マイクロ チップ41を収容する。さらに、複数のパッシブマトリクスアレー・マイクロチップ 41は、ワードライン駆動回路43Aやビットライン駆動回路44A等と電気的に接 続するなどの所定の処理を行い、周辺回路基板42A上に集積化する。

以上説明したように、第2実施形態によれば、バッシブマトリクスアレーとその周 辺回路とを独立して製造できるので、バッシブマトリクスアレーを製造する際にその 悪影響が周辺回路に及ばなくなり、製造プロセスでの制約を小さくできる。 1D

また、この第2実施形態によれば、バッシブマトリクスアレー・マイクロチップ4 1を複数備えるようにしたので、大規模な強誘電体メモリが実現できる。 15

図6は、第2実施形態の変形例であり、この変形例は図4の周辺回路基板42Aに作 成される制御回路45Aを省略したものである。この変形例のその他の部分の構成は 図1と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。

次に、本発明の強誘電体メモリの第3実施形態について、図7及び図8を参照して 説明する。

この第3実施形態に係る強誘電体メモリは、図7及び図8に示すように、バッシブ マトリクスアレー基板51上に、ワードライン駆動回路マイクロチップ52とビット ライン駆動回路マイクロチップ53とを集積化したものである。

パッシブマトリクスアレー基板は51は、そのほぼ中央に、パッシブマトリクスア レー54が形成されている。ワードライン駆動回路マイクロチップ52とビットライ ン駆動回路マイクロチップ53とは、パッシブマトリクスアレーの各メモリセルの読 み書きを行うためのワードライン駆動回路とビットライン駆動回路とを、例えばシリ コン基板上に作成し、切り出しまたは異方性エッチングを行い、微小構造体とするこ とによりマイクロチップ化したものである。

、次に、このような構成の第3実施形態に係る強誘電体メモリの製造方法の一例について説明する。

まず、ワードライン駆動回路マイクロチップ52とビットライン駆動回路マイクロチップ53とを、それぞれ作成しておく。一方、パッシブマトリクスアレー基板51 は、そのほぼ中央にパッシブマトリクスアレー54を形成するとともに、そのパッシブマトリクスアレー54の周囲に、ワードライン駆動回路マイクロチップ52を収容する凹部55と、ビットライン駆動回路マイクロチップ53を収容する凹部(図示せず)を設けておく。

5

The same

The first

20

15

次に、バッシブマトリクスアレー基板 5 1 の凹部 5 5 等に、ワードライン駆動回路 マイクロチップ 5 2 とピットライン駆動回路マイクロチップ 5 3 とを収容する。その後、ワードライン駆動回路マイクロチップ 5 2 及びピットライン駆動回路マイクロチップ 5 3 は、バッシブマトリクスアレー 5 4 と電気的に接続するなどの所定の処理を 行い、バッシブマトリクスアレー基板 5 1 上に集積化する。

以上説明したように、第3実施形態によれば、パッシブマトリクスアレーとその周辺回路とを独立して製造できるので、パッシブマトリクスアレーを製造する際にその 悪影響が周辺回路に及ばなくなり、製造プロセスでの制約を小さくできる。

次に、本発明の強誘電体メモリの第4実施形態について、図9を参照して説明する。この第4実施形態に係る強誘電体メモリは、図7に示す第3実施形態の大規模化を図るようにしたものであり、図9に示すように、図7に示すバッシブマトリクスアレー基板51を大型なバッシブマトリクスアレー基板51Aに代え、このバッシブマトリクスアレー基板51A上に、複数のワードライン駆動回路マイクロチップ52と、複数のビットライン駆動回路マイクロチップ53とを集積化したものである。また、これに伴って、バッシブマトリクスアレー基板51Aに形成されるバッシブマトリクスアレー54Aも大型化されている。

25 次に、このような構成の第4実施形態に係る強誘電体メモリの製造方法の一例について説明する。

まず、ワードライン駆動回路マイクロチップ52とビットライン駆動回路マイクロチップ53とを、それぞれ複数個ずつ作成しておく。一方、パッシブマトリクスアレー基板51Aは、そのほぼ中央にバッシブマトリクスアレー54Aを形成するととも

に、そのパッシブマトリクスアレー54Aの周囲に、ワードライン駆動回路マイクロ チップ52を収容する複数の凹部(図示せず)と、ビットライン駆動回路マイクロチ ップ53を収容する凹部(図示せず)を設けておく。

次に、パッシブマトリクスアレー基板51Aの各凹部に、複数のワードライン駆動 回路マイクロチップ52と複数のビットライン駆動回路マイクロチップ53とを収 容する。その後、複数のワードライン駆動回路マイクロチップ52及び複数のビット ライン駆動回路マイクロチップ53は、パッシブマトリクスアレー54Aと電気的に 接続するなどの所定の処理を行い、バッシブマトリクスアレー基板51A上に集積化 する。

5

113

١Ø

1

111 Ü

17 20⁴

25

以上説明したように、第4実施形態によれば、バッシブマトリクスアレーとその周 10 辺回路とを独立して製造できるので、パッシブマトリクスアレーを製造する際にその 📮 悪影響が周辺回路に及ばなくなり、製造プロセスでの制約を小さくできる。

また、この第4実施形態によれば、ワードライン駆動回路マイクロチップ52等を 複数備えるようにしたので、大規模な強誘電体メモリが実現できる。

15 次に、本発明の強誘電体メモリの第5実施形態について、図10及び図11を参照 Ш して説明する。

この第5実施形態に係る強誘電体メモリは、図10及び図11に示すように、実装 基板61上に、バッシブマトリクスアレー・マイクロチップ62、ワードライン駆動 回路マイクロチップ63、ビットライン駆動回路マイクロチップ64を集積化したも のである。

バッシブマトリクスアレー・マイクロチップ62は、バッシブマトリクスアレーを マイクロチップ化したものである。ワードライン駆動回路マイクロチップ63とビッ トライン駆動回路マイクロチップ64とは、上記のパッシブマトリクスアレーの各メ モリセルの読み書きを行うための周辺回路としてのワードライン駆動回路とビット ライン駆動回路とを、マイクロチップ化したものである。

実装基板61は、そのほぼ中央にパッシブマトリクスアレー・マイクロチップ62 を収容する凹部65と、その凹部65の周囲にワードライン駆動回路マイクロチップ 63を収容する凹部66及びビットライン駆動回路マイクロチップ64を収容する 凹部(図示せず)とが形成されている。各マイクロチップ62~63は、その各凹部

に収容されて実装基板61上に集積化されている。

5

W 13

20

25

次に、このような構成の第5実施形態に係る強誘電体メモリの製造方法の一例について説明する。

まず、パッシブマトリクスアレー・マイクロチップ62と、ワードライン駆動回路マイクロチップ63と、ビットライン駆動回路マイクロチップ64とをそれぞれ作成しておく。一方、実装基板61は、その中央にパッシブマトリクスアレー・マイクロチップ62を収容する凹部65と、その凹部65の周囲にワードライン駆動回路マイクロチップ63を収容する凹部66と、ビットライン駆動回路マイクロチップ64を収容する凹部(図示せず)とを作成しておく。

10 次に、その実装基板 6 1 の各凹部に、バッシブマトリクスアレー・マイクロチップ 6 2、ワードライン駆動回路マイクロチップ 6 3、およびビットライン駆動回路マイクロチップ 6 3 及び クロチップ 6 4 を収容する。その後、ワードライン駆動回路マイクロチップ 6 3 及び ビットライン駆動回路マイクロチップ 6 4 と、バッシブマトリクスアレー・マイクロ チップ 6 2 と電気的に接続するなど所定の処理を行い、これらを実装基板 6 1 上に集 積化する。

以上説明したように、第5実施形態によれば、バッシブマトリクスアレーとその周辺回路とを独立して製造できるので、バッシブマトリクスアレーを製造する際にその 悪影響が周辺回路に及ばなくなり、製造プロセスでの制約を小さくできる。

次に、本発明の強誘電体メモリの第6実施形態について、図12を参照して説明する。

この第6実施形態に係る強誘電体メモリは、図10に示す第5実施形態の大規模化を図るようにしたものであり、図12に示すように、図10に示す実装基板61を大型な実装基板61Aに代え、この実装基板61A上のほぼ中央に複数(この例では9個)のパッシブマトリクスアレー・マイクロチップ62を集積化するとともに、そのパッシブマトリクスアレー・マイクロチップ62の周囲の実装基板61A上に、複数のワードライン駆動回路マイクロチップ63Aと複数のビットライン駆動回路マイクロチップ63Aと複数のビットライン駆動回路マイクロチップ63Aと複数のビットライン駆動回路マイクロチップ63Aと

次に、このような構成の第6実施形態に係る強誘電体メモリの製造方法の一例について説明する。

まず、バッシブマトリクスアレー・マイクロチップ62、ワードライン駆動回路マ イクロチップ63A、およびビットライン駆動回路マイクロチップ64Aをそれぞれ 複数個ずつ作成しておく。一方、実装基板61Aは、パッシブマトリクスアレー・マ イクロチップ62、ワードライン駆動回路マイクロチップ63、およびビットライン 駆動回路マイクロチップ64をそれぞれ収容する凹部(図示せず)を形成しておく。

5

10

15

17 IJ

25

次に、その実装基板 6 1 A の各凹部に、複数のパッシブマトリクスアレー・マイク ロチップ62、複数のワードライン駆動回路マイクロチップ63、および複数のビッ トライン駆動回路マイクロチップ64をそれぞれ収容する。その後、複数のワードラ イン駆動回路マイクロチップ63及び複数のビットライン駆動回路マイクロチップ 64と、複数のパッシブマトリクスアレー・マイクロチップ62と電気的に接続する など所定の処理を行い、これらを実装基板61A上に集積化する。

以上説明したように、第6実施形態によれば、パッシブマトリクスアレーとその周 辺回路とを独立して製造できるので、パッシブマトリクスアレーを製造する際にその 悪影響が周辺回路に及ばなくなり、製造プロセスでの制約を小さくできる。

また、この第6実施形態によれば、バッシブマトリクスアレー・マイクロチップ6 2やワードライン駆動回路マイクロチップ63Aをそれぞれ複数備えるようにした **」ので、大規模な強誘電体メモリが実現できる。**

図13は、第6実施形態の変形例であり、この変形例は図12の実装基板61A上 に、制御回路をマイクロチップ化した制御回路マイクロチップ67の集積化を追加す (j るようにしたものである。この変形例のその他の部分の構成は図12と同様であるの 20 = で、同一の構成要素には同一符号を付してその説明は省略する。

次に、本発明の強誘電体メモリの第7実施形態について、図14及び図15を参照し て説明する。

この第7実施形態に係る強誘電体メモリは、図10に示す第5実施形態のパッシブ マトリクスアレー・マイクロチップ62、ワードライン駆動回路マイクロチップ63、 ビットライン駆動回路マイクロチップ64を、図14に示すように、それぞれ形状が 異なるパッシブマトリクスアレー・マイクロチップ62A、ワードライン駆動回路マ イクロチップ63A、ヒットライン駆動回路マイクロチップ64Aに代え、これらの 各マイクロチップを実装基板61上に集積化するようにしたものである。

実装基板61は、ほぼ中央にバッシブマトリクスアレー・マイクロチップ62Aを 収容する凹部65Aに形成され、その凹部65Aの周囲に、ワードライン駆動回路マ イクロチップ63Aを終了する凹部66Aとビットライン駆動回路マイクロチップ 64Aを収容する凹部(図示せず)とが形成されている。各マイクロチップ62A~ 63Aは、その各凹部に収容されて実装基板61上に集積化されている。

ここで、実装基板61は、光硬化樹脂による金型転写により作成するようにするの が、実装基板61を安価にできる点で好ましい。

5

111

111

25

次に、このような構成の第7実施形態に係る強誘電体メモリの製造方法の一例につ いて説明する。

まず、バッシブマトリクスアレー・マイクロチップ62Aと、ワードライン駆動回 10 路マイクロチップ63Aと、ビットライン駆動回路マイクロチップ64Aとを、それ □ ぞれ形状が異なるように作成しておく。一方、実装基板 6 1 は、各マイクロチップ 6 2A~64Aを収容する凹部65A、66Aを作成しておく。 150

次に、その実装基板61の各凹部に、対応するマイクロチップ62A~64Aを収 15 🛱 容(配列)する。

この実装基板61の各凹部に、対応するマイクロチップ62A~64Aを配列する には、マイクロチップ62A~64Aを含む流体を実装基板61の表面に供給し、こ れにより複数のマイクロチップ62A~64Aを実装基板61の対応する凹部に配 🏥 列するのが好ましい。

その後、マイクロチップ62A~64A上に封止用絶縁膜68を形成した後、パッ 20 = シブマトリクスアレー・マイクロチップ62Aとワードライン駆動回路マイクロチッ **プ63A等を配線69により電気的に接続するなど所定の処理をし、マイクロチップ** 62A~64Aを実装基板61上に集積化する。

以上説明したように、第7実施形態によれば、パッシブマトリクスアレーとその問 辺回路とを独立して製造できるので、パッシブマトリクスアレーを製造する際にその 悪影響が周辺回路に及ばなくなり、製造プロセスでの制約を小さくできる。

また、第7実施形態によれば、バッシブマトリクスアレーと周辺回路とを形状の異 なるマイクロチップ62A~64Aで形成し、その各マイクロチップ62A~64A を実装基板61の対応する各凹部に収容するようにした。このため、マイクロチップ 62A~64Aを含む流体を実装基板61の表面に供給することにより、マイクロチップ62A~64Aを実装基板61上に同時にマウントすることができる。

さらに、第7実施形態において、実装基板61を光硬化樹脂による金型転写により 作成するようにすれば、実装基板61が安価となる。

5 次に、本発明の強誘電体メモリの第8実施形態について、図16を参照して説明する。

この第8実施形態に係る強誘電体メモリは、図14に示す第7実施形態のバッシブマトリクスアレー・マイクロチップ62A、ワードライン駆動回路マイクロチップ63A、ビットライン駆動回路マイクロチップ64Aを1組とする強誘電体メモリ70を2組備え、図16に示すように、そのうちの1組の強誘電体メモリ70の各マイクロチップ62A~64Aを実装基板61の表面側に集積化するとともに、他の1組の強誘電体メモリ70の各マイクロチップ62A~64Aを実装基板61の裏面側に集積化するようにしたものである。

10

25

なお、この第8実施形態の製造方法は、第7実施形態の製造方法が適用可能である 15 ので、その説明は省略する。

以上説明したように、第8実施形態によれば、バッシブマトリクスアレー等をそれ ぞれマイクロチップで形成するとともに、その各マイクロチップを実装基板 6 1 の表 裏に配置するようにしたので、製造プロセスでの制約を小さくできることに加えて、 大容量、大規模な強誘電体メモリを実現できる。

20 次に、本発明の強誘電体メモリの第9実施形態について、図17を参照して説明する。

この第9実施形態に係る強誘電体メモリは、図17に示すように、実装基板71上に、強誘電体メモリを形成する複数のマイクロチップと、その強誘電体メモリと同一機能を有するSRAMを形成するSRAMマイクロチップ76とを集積化したものである。強誘電体メモリを形成する複数のマイクロチップは、図17に示すように、バッシブマトリクスアレー・マイクロチップ72、ワードライン駆動回路マイクロチップ73、ビットライン駆動回路マイクロチップ75である。

パッシブマトリクスアレー・マイクロチップ72、ワードライン駆動回路マイクロ

チップ73、ビットライン駆動回路マイクロチップ74は、図10に示すパッシブマ トリクスアレー・マイクロチップ62、ワードライン駆動回路マイクロチップ63、 ビットライン駆動回路マイクロチップ64に相当するものである。制御回路マイクロ チップ75は、制御回路をマイクロチップ化したものである。また、SRAMマイク ロチップ76は、SRAMをマイクロチップ化したものである。

5

10

ID 4D

们

迈

20

25

15 👊 100

なお、上記の例では、実装基板71上に、強誘電体メモリを形成する複数のマイク ロチップと、その強誘電体メモリと同一機能を有するSRAMを形成するSRAMマ イクロチップ76とを集積化するようにした。しかし、SRAMマイクロチップ76 を、強誘電体メモリと異なる機能を有する所定の関連回路をマイクロチップにしたも のに代えるようにしても良い。また、別々の機能を有する回路、例えばパッシブマト リクスアレーとビットライン駆動回路を同一マイクロチップ内に集積化する構成と して、本実施例を適用してもよい。

次に、このような構成からなる第9実施形態に係る強誘電体メモリの製造方法の一 ■ 例について説明する。

まず、上述のマイクロチップ72~76をそれぞれ作成しておく。一方、実装基板 71には、そのマイクロチップ72~76を収容する凹部(図示せず)設けておく。 次に、その実装基板71の対応する各凹部に、マイクロチップ72~76を収容する。 その後、マイクロチップ72~76の間で所定の電気的な接続をするなどの所定の処 □ 理を行い、これらを実装基板71上に集積化する。

以上説明したように、第9実施形態によれば、バッシブマトリクスアレーとその周 辺回路やSRAMとを独立して製造できるので、パッシブマトリクスアレーを製造す る際にその悪影響が周辺回路に及ばなくなり、製造プロセスでの制約を小さくできる。

また、第9実施形態によれば、強誘電体メモリと同一機能または異なる機能を有す る所定の関連回路を備えるようにしたので、付加価値のある強誘電体メモリを実現で きる。

次に、本発明の強誘電体メモリの第10実施形態について、図18を参照して説明 する。

この第10実施形態に係る強誘電体メモリは、図18に示すように、パッシブマト リクスアレー82、ワードライン駆動回路83、及びビットライン駆動回路84を、

マイクロチップ81で一体に集積化するようにしたものである。ワードライン駆動回路83とビットライン駆動回路84とは、パッシブマトリクスアレー82のメモリセルに対するデータの読み書きを行う周辺回路である。

以上説明したように、第10実施形態によれば、パッシブマトリクスアレーと周辺 回路とを、マイクロチップ81で一体に集積化するようにしたので、パッシブマトリ クスアレーと周辺回路との間の配線に段差がなくなり、そのために配線が短くなって 高速書き込み・読み出し可能な強誘電体メモリを実現できる。

次に、本発明の強誘電体メモリの第11実施形態について、図19を参照して説明 する。

10 この第11実施形態に係る強誘電体メモリは、図18に示す第10実施形態のマイクロチップ81を複数 (この場合には4個) 備え、この複数のマイクロチップ81と 制御回路マイクロチップ86とを、実装基板87上に集積化したものである。

制御回路マイクロチップ86は、マイクロチップ81内のバッシブマトリクスアレ - のメモリセル等を制御する制御回路をマイクロチップ化したものである。

実装基板87には、複数のマイクロチップ81と制御回路マイクロチップ86を収容する凹部(図示せず)が形成され、この各凹部に複数のマイクロチップ81と制御回路マイクロチップ81と制御回路マイクロチップ81と制御回路マイクロチップ81と制御回路マイクロチップ81と制御回路マイクロチップ81と制御回路マイクロチップ81と制御回路マイクロチップ81と制御回路マイクロチップ81と制御回路マイクロチップ81と制御回路マイクロチップ81と制御回路マイクロチップ81を収容されて、各マイクロチップが実装基板87上に集積化されている。

次に、このような構成の第11実施形態に係る強誘電体メモリの製造方法の一例に ついて説明する。

1D

20

25

まず、複数のマイクロチップ81と制御回路マイクロチップ86をそれぞれ作成しておく。一方、実装基板87には、そのマイクロチップ81、86を収容する凹部(図示せず)を作成しておく。次に、その実装基板87の対応する各凹部に、マイクロチップ81、86を収容する。その後、マイクロチップ81、86の間で所定の電気的な接続をするなどの所定の処理をし、これらを実装基板87上に集積化する。

以上説明したように、第11実施形態によれば、複数のマイクロチップ81を実装 基板87上に集積化するようにしたので、高速動作可能で大規模、大容量の強誘電体 メモリを実現できる。

次に、本発明の強誘電体メモリの第12実施形態について、図20及び図21を参

照して説明する。

ID

IL.

111

20

25

この第12実施形態に係る強誘電体メモリは、図20及び図21に示すように、バ ッシブマトリクスアレー・マイクロチップ91を、周辺回路マイクロチップ92に集 積化したものである。

パッシブマトリクスアレー・マイクロチップ 9 1 は、パッシブマトリクスアレーを、 5 マイクロチップ化したものである。周辺回路マイクロチップ92は、そのほぼ中央に 設けた凹部95にバッシブマトリクスアレー・マイクロチップ91が収容されて集積 化されるとともに、そのパッシブマトリクスアレー・マイクロチップ91の周囲に、 ワードライン駆動回路93とビットライン駆動回路(センスアンブを含む)94が形 成されている。 10

次に、このような構成の第12実施形態に係る強誘電体メモリの製造方法の一例に 🥛 ついて説明する。

まず、バッシブマトリクスアレーをパッシブマトリクスアレー・マイクロチップ9 1により作成しておく。一方、周辺回路マイクロチップ92は、そのほぼ中央にパッ シブマトリクスアレー・マイクロチップ91を収容すべき凹部95を作成しておくと ともに、その凹部95の周囲に、ワードライン駆動回路93、ビットライン駆動回路 94を作成しておく。次に、周辺回路マイクロチップ92の凹部95にパッシブマト リクスアレー・マイクロチップ91を収容する。その後、パッシブマトリクスアレー・ II. マイクロチップ91は、ワードライン駆動回路93等と電気的に接続するなど所定の 処理を行い、周辺回路マイクロチップ92上に集積化する。

以上説明したように、第12実施形態によれば、パッシブマトリクスアレーとその 周辺回路とを独立して製造できるので、パッシブマトリクスアレーを製造する際にそ の悪影響が周辺回路に及ばなくなり、製造プロセスでの制約を小さくできる。

また、第12実施形態によれば、パッシブマトリクスアレー・マイクロチップ91 を、周辺回路マイクロチップ92の一部に収容して集積化したので、小型化が実現で きる。また、このパッシブマトリクスアレー・マイクロチップ91を周辺回路マイク ロチップ92の一部に収容したものを複数個実装基板上に集積し、大容量強誘電体メ モリを形成することも可能である。

次に、本発明の強誘電体メモリの第13実施形態について、図22を参照して説明

する。

15Ü

H.

IJ

25

この第13実施形態に係る強誘電体メモリは、図22に示すように、複数(この例 では2個)のパッシブマトリクスアレー・マイクロチップ101、102を、実装基 板103内に積み重ねて集積化するようにしたものである。

実装基板103にはテーバを有する凹部104が形成され、その凹部104の底部 5 にパッシプマトリクスアレー・マイクロチップ101が収容されている。パッシブマ トリクスアレー・マイクロチップ101の上には取り出し配線105が設けられ、そ の取り出し配線105の上にパッシブマトリクスアレー・マイクロチップ102が設 けられている。パッシブマトリクスアレー・マイクロチップ102の上には封止用絶 縁膜106が設けられ、その封止用絶縁膜106の上にパッシブマトリクスアレー・ 10 マイクロチップ102と接続する取り出し配線107が設けられている。

なお、取り出し配線105、107は、バッシブマトリクスアレー・マイクロチッ プ101、102の所定の周辺回路(図示せず)に接続されるようになっている。

次に、このような構成の第13実施形態に係る強誘電体メモリの製造方法の一例に ついて説明する。

まず、複数のパッシブマトリクスアレー・マイクロチップ101、102を作成し ておく。次に、実装基板103に凹部104を形成したのち、その凹部104内にパ ッシブマトリクスアレー・マイクロチップ101を収容する。その後、パッシブマト リクスアレー・マイクロチップ101の上に取り出し配線105を形成し、その取り 20 出し配線105の上にパッシブマトリクスアレー・マイクロチップ102を配置する。 さらに、バッシブマトリクスアレー・マイクロチップ102の上に封止用絶縁膜10 6を形成したのち、バッシブマトリクスアレー・マイクロチップ102を取り出し配 線107と接続する。

以上説明したように、第13実施形態によれば、バッシブマトリクスアレー・マイ クロチップ101、102を、実装基板103内に積み重ねて集積化するようにした ので、髙集積化が実現できる。

次に、本発明の強誘電体メモリの第14実施形態について、図23を参照して説明 する。

この第14実施形態に係る強誘電体メモリは、図22の第13実施形態と同様に、

複数のパッシブマトリクスアレー・マイクロチップ101、102を、実装基板10 3内に積み重ねて集積化するようにしたものであるが、その内部構成を図23のよう にしたものである。

すなわち、実装基板103にはテーバを有する凹部104が形成され、その凹部104の底部にパッシブマトリクスアレー・マイクロチップ101が収容されている。 パッシブマトリクスアレー・マイクロチップ101は取り出し配線105と接続され、バッシブマトリクスアレー・マイクロチップ101の上には絶縁膜108が設けられている。 絶縁膜108の上には平坦化膜109が設けられ、その平坦化膜109の上にパッシブマトリクスアレー・マイクロチップ102が設けられている。 バッシブマトリクスアレー・マイクロチップ102の上には絶縁膜110が設けられ、パッシブマトリクスアレー・マイクロチップ102は取り出し配線107と接続されている。

5

10

25

次に、このような構成の第14実施形態に係る強誘電体メモリの製造方法の一例に ② ついて説明する。 ③

まず、複数のパッシブマトリクスアレー・マイクロチップ101、102を作成し15 でおく。スルーホールの形成された絶縁膜108、110はこの時点で形成されている。次に、実装基板103に凹部104を形成したのち、その凹部104内にパッシュマトリクスアレー・マイクロチップ101を収容する。その後、取り出し配線10日を形成する。

| さらに、平坦化膜109を形成した後、その平坦化膜109の上にバッシブマトリカスアレー・マイクロチップ102を配置する。さらに、バッシブマトリクスアレー・マイクロチップ102に取り出し配線107を接続する。

以上説明したように、第14実施形態によれば、パッシブマトリクスアレー・マイクロチップ101、102を、実装基板103内に積み重ねて集積化するようにしたので、高集積化が実現できる。

以上述べたように、請求項1~請求項3に係る各発明によれば、バッシブマトリクスアレーとその周辺回路とを独立して製造できるので、バッシブマトリクスアレーを 製造する際にその悪影響が周辺回路に及ばなくなり、製造プロセスでの制約を小さく できる。

請求項4に係る発明によれば、パッシブマトリクスアレー等を複数の微小構造体か

ら形成するようにしたので、製造プロセスでの制約を小さくできることに加えて、大 規模な強誘電体メモリを実現できる。

請求項5に係る発明によれば、バッシブマトリクスアレー等を微小構造体で形成し、その微小構造体を基板の凹部に収容するようにした。このため、製造プロセスでの制約を小さくできることに加えて、その複数の微小構造体を基板上に同時にマウントすることが可能となる。

5

July Just

20-

25

請求項 6 に係る発明によれば、基板を光硬化樹脂による金型転写により作成するので、基板が安価となる。

請求項7に係る発明によれば、バッシブマトリクスアレー等をそれぞれ微小構造体 で形成するとともに、その各微小構造体を実装基板の表裏に配置するようにしたので、 製造プロセスでの制約を小さくできることに加えて、大容量、大規模な強誘電体メモ リを実現できる。

請求項8に係る発明によれば、強誘電体メモリと異なる機能または同一機能を有する所定の関連回路を備えるようにしたので、付加価値のある強誘電体メモリを実現できる。また、バッシブマトリクスアレーとその周辺回路等を独立して製造できるので、バッシブマトリクスアレーを製造する際にその悪影響が周辺回路等に及ばなくなり、製造プロセスでの制約を小さくできる。

請求項9に係る発明によれば、バッシブマトリクスアレーと周辺回路とを、微小構造体で一体に集積化するようにしたので、バッシブマトリクスアレーと周辺回路との間の配線に段差がなくなり、そのために配線が短くなって高速書き込み・読み出し可能な強誘電体メモリを実現できる。

請求項10に係る発明によれば、バッシブマトリクスアレーと周辺回路とを第1と第2の微小構造体で形成し、第1の微小構造体を第2の微小構造体の一部に収納したので、製造プロセスでの制約を小さくできることに加えて、小型化が実現できる。

請求項11に係る発明によれば、バッシブマトリクスアレーを複数の微小構造体から構成し、その複数の微小構造体を実装基板内に積み重ねて集積化するようにしたので、パッシブマトリクスアレーの高集積化、高密度化を実現することができる。

請求項12~請求項14に係る各発明によれば、パッシブマトリクスアレーとその 周辺回路とを別個に作成しておくので、パッシブマトリクスアレーを作成する際にそ の悪影響が周辺回路に及ばなくなり、製造プロセスでの制約を小さくできる。

請求項15に係る発明によれば、パッシブマトリクスアレー等を微小構造体で作成 しておき、その微小構造体を基板の凹部に収容するようにした。このため、製造プロ セスでの制約を小さくできることに加えて、その複数の微小構造体を基板上に同時に マウントすることが可能となる。

請求項16に係る発明によれば、複数の微小構造体を基板上に同時にマウントでき る。

請求項17に係る発明によれば、パッシブマトリクスアレー等をそれぞれ微小構造 体で作成しておき、その各微小構造体を実装基板の表裏に配置するようにしたので、 製造プロセスでの制約を小さくできることに加えて、大容量、大規模な強誘電体メモ

リを実現できる。

5

10

:D

Hills Hills

m

請求項18に係る発明によれば、バッシブマトリクスアレーと周辺回路とを第1と 🏥 第2の微小構造体で形成し、第1の微小構造体を第2の微小構造体の一部に収納する 🔢 ので、製造プロセスでの制約を小さくできることに加えて、強誘電体メモリの小型化 15 が実現できる。

請求項19に係る発明によれば、パッシブマトリクスアレーを複数の微小構造体か ら作成しておき、その複数の微小構造体を基板内に積み重ねて集積化するようにした 🏢 ので、パッシブマトリクスアレーの高集積化、高密度化を実現することができる。

請求の範囲

5

- 1. 強誘電体キャバシタからなるメモリセルを配置させたバッシブマトリクスアレーと、このバッシブマトリクスアレーの周辺回路とを備えた強誘電体メモリであって、
- 前記パッシブマトリクスアレーを微小構造体上に形成するとともに、前記周辺回路 を基板上に形成し、前記微小構造体を前記基板上に集積化した、強誘電体メモリ。
 - 2. 強誘電体キャバシタからなるメモリセルを配置させたバッシブマトリクスアレー
 - と、このパッシブマトリクスアレーの周辺回路とを備えた強誘電体メモリであって、

前記パッシブマトリクスアレーを基板上に形成するとともに、前記周辺回路を微小

- 10 構造体上に形成し、前記微小構造体を前記基板上に集積化した、強誘電体メモリ。
 - 3. 強誘電体キャパシタからなるメモリセルを配置させたパッシブマトリクスアレーと、このパッシブマトリクスアレーの周辺回路とを備えた強誘電体メモリであって、
- 前記バッシブマトリクスアレーを第1の微小構造体上に形成するとともに、前記周辺回路を第2の微小構造体上に形成し、前記第1の微小構造体と第2の微小構造体と 15 章 を基板上に集積化した、強誘電体メモリ。
 - 4. 前記パッシブマトリクスアレーが微小構造体上に形成された場合には複数の微小構造体を集積化し、前記周辺回路が微小構造体上に形成された場合は複数の微小構造体を集積化した、請求項1、請求項2、または請求項3に記載の強誘電体メモリ。
- □ 5. 前記基板には前記両微小構造体が収容される凹部をそれぞれ設け、前記微小構造20 □ 体を前記各凹部に収容して前記基板上に集積化した、請求項1乃至4のいずれかに記載の強誘電体メモリ。
 - 6. 前記基板は、光硬化樹脂による金型転写により作成した、請求項5に記載の強誘 電体メモリ。
- 7. 強誘電体キャバシタからなるメモリセルを配置させたバッシブマトリクスアレー 25 と、このバッシブマトリクスアレーの周辺回路とを備えた強誘電体メモリであって、 前記バッシブマトリクスアレーを第1の微小構造体上に形成するとともに前記周 辺回路を第2の微小構造体上に形成して1つの組とし、この組を複数有し、前記各組 の各微小構造体を基板の表裏に配置した、強誘電体メモリ。
 - 8. 強誘電体キャバシタからなるメモリセルを配置させたバッシブマトリクスアレー

と、このパッシブマトリクスアレーの周辺回路とを備えた強誘電体メモリであって、 前記強誘電体メモリとは異なる機能または同一機能を有する所定の関連回路を備 え、前記パッシブマトリクスアレー、前記周辺回路及び前記関連回路を複数の微小構 造体上にそれぞれ形成するとともに、前記複数の微小構造体を同一基板上に集積化し た、強誘電体メモリ。

9. 強誘電体キャバシタからなるメモリセルを配置させたバッシブマトリクスアレーと、このバッシブマトリクスアレーの周辺回路とを備えた強誘電体メモリであって、 前記バッシブマトリクスアレーと前記周辺回路とを、微小構造体上に一体に集積化 した、強誘電体メモリ。

- 10 10. 強誘電体キャパシタからなるメモリセルを配置させたパッシブマトリクスアレーと、このパッシブマトリクスアレーの周辺回路とを備えた強誘電体メモリであって、前記パッシブマトリクスアレーを第1の微小構造体上に形成するとともに、前記周辺回路を前記第1の微小構造体よりもサイズが大きな第2の微小構造体上に形成し、前記第1の微小構造体を前記第2の微小構造体の一部に収納して集積化した、強誘電15億 体メモリ。
- 11.強誘電体キャバシタからなるメモリセルを配置させたバッシブマトリクスアレーと、このバッシブマトリクスアレーの周辺回路とを備えた強誘電体メモリであって、前記バッシブマトリクスアレーを複数の微小構造体上に形成し、その複数の微小構造体上に形成し、その複数の微小構造体を基板内に積み重ねて集積化した、強誘電体メモリ。
- 20 12. 強誘電体キャバシタからなるメモリセルを配置させたバッシブマトリクスアレーと、このバッシブマトリクスアレーの周辺回路とを備えた強誘電体メモリの製造方法であって、

25

前記パッシブマトリクスアレーを微少構造体上に作成しておくとともに、前記周辺 回路を基板上に作成しておき、前記微少構造体を前記基板上に集積化するようにした、 強誘電体メモリの製造方法。

13. 強誘電体キャバシタからなるメモリセルを配置させたバッシブマトリクスアレーと、このバッシブマトリクスアレーの周辺回路とを備えた強誘電体メモリの製造方法であって、

前記バッシブマトリクスアレーを基板上に作成しておくとともに、前記周辺回路を

微少構造体上に作成しておき、前記微少構造体を前記基板上に集積化するようにした、 強誘は体メモリの製造方法。

14. 強誘電体キャパシタからなるメモリセルを配置させたパッシブマトリクスアレーと、このパッシブマトリクスアレーの周辺回路とを備えた強誘電体メモリの製造方法であって、

前記パッシブマトリクスアレーを第1の微少構造体上に作成しておくとともに、前記問辺回路を第2の微少構造体上に作成しておき、前記第1の微少構造体と前記第2の微少構造体とを基板上に集積化するようにした、強誘電体メモリの製造方法。

15. 前記各微小構造体の各形状に対応する凹部を設けた基板を用意し、前記基板の 10 各凹部に前記対応する微小構造体を収容し、集積化するようにした、請求項12乃至 14のいずれかに記載の強誘電体メモリの製造方法。

TH TH

Į.

m

ing fin

20=

- 16. 前記基板の各凹部に対応する前記微小構造体を収容するには、前記微小構造体を含む流体を前記基板の表面に供給することにより行うようにした、請求項15に記載の強誘電体メモリの製造方法。
- 15. 17. 強誘電体キャバシタからなるメモリセルを配置させたパッシブマトリクスアレー 一と、このバッシブマトリクスアレーの周辺回路とを備えた強誘電体メモリの製造方法であって、

前記パッシブマトリクスアレーを第1の微小構造体上に作成するとともに前記周 辺回路を第2の微小構造体上に作成しておきこれを1つの組とし、この組を複数用意 し、前記各組の各微小構造体を基板の表裏に集積化するようにした、強誘電体メモリ の製造方法。

- 18. 強誘電体キャパシタからなるメモリセルを配置させたパッシブマトリクスアレーと、このパッシブマトリクスアレーの周辺回路とを備えた強誘電体メモリの製造方法であって、
- 25 前記パッシブマトリクスアレーを第1の微小構造体上に作成するとともに、前記周辺回路を前記第1の微小構造体よりもサイズが大きな第2の微小構造体上に作成しておき、前記第2の微小構造体の一部に前記第1の微小構造体を収納して集積化するようにした、強誘電体メモリの製造方法。
 - 19. 強誘電体キャバシタからなるメモリセルを配置させたバッシブマトリクスアレ

5

ーと、このパッシブマトリクスアレーの周辺回路と**を備えた強誘電体メ**モリの製造方法であって、

前記パッシブマトリクスアレーは複数の微小構造体上に作成しておき、その複数の 微小構造体を基板内に積み重ねて集積化するようにした、強誘電体メモリの製造方法。 5

10

開示の要約

この発明は、強誘電体キャパシタからなるメモリセルを配置させたパッシブマトリクスアレーと、このパッシブマトリクスアレーの周辺回路とからなる。そして、そのパッシブマトリクスアレーをパッシブマトリクスアレーマイクロチップで形成するとともに、その周辺回路であるワードライン駆動回路やビットライン駆動回路を周辺回路基板に形成し、パッシブマトリクスアレーマイクロチップを周辺回路基板上に集積化するようにした。このため、パッシブマトリクスアレーとその周辺回路とを独立して製造できるので、パッシブマトリクスアレーを製造する際にその悪影響が周辺回路に及ばなくなり、製造プロセスでの制約を小さくできる。